IBM阐述半导体未来:标度将小于11纳米

　　半导体制造技术相关国际会议“IEDM 2009”开幕的前一天2009年12月6日，举行了两场简短讲座（Short Course）。一场以半导体细微化《Scaling Challenges：Device Architectures，New Materials，and Process Technologies》为焦点，另一场以低功耗化《Low Power/Low Energy Circuits：From Device to System Aspects》为中心。

　　在关于微细化的讲座中，美国IBM Research Division的Ghavam G. Shahidi以《Device Architecture：Ultimate Planar CMOS Limit and Sub-32nm Device Options》为题发表了演讲。他预测，元器件的标度（Scaling）“今后将为15nm、11nm，甚至更小”。同时还指出，肩负这一任务的还是硅，也就是说“硅本身可以标度到11nm以下”。不过，为此“需要大幅改变现有元件的架构。必须全面导入完全空乏型晶体管。具体指需要采用FinFET、 ETSOI（极薄SOI）以及纳米线”（G. Shahidi）。从电力密度的观点来看，届时硅晶体管电压“有可能稳定在0.6V前后”（G. Shahidi）。并且，G. Shahidi还表示，为了实现超过硅发展趋势的频率以及更低的功耗，还有采用更高迁移率底板的方法。

　　G. Shahidi预测，到15nm和11nm工艺后，“元器件性能不会因细微化而大幅提高”。这是相比于32nm和22nm等工艺的结果。在15nm和 11nm工艺中，“通过推进晶体管的栅极长度、宽度和电压标度，每代工艺工作时的能耗都会降低”（G. Shahidi）。

　　G. Shahidi称，每枚半导体芯片的元件数量在今后10年内将会急剧增大。“具备500亿～1000亿个元件的芯片问世已为期不远”。